芯片設計崗位職責(通用10篇)

　　在發(fā)展不斷提速的社會中，需要使用崗位職責的場合越來越多，崗位職責可以明確每個人工作職責是什么內(nèi)容，該承擔什么樣的工作、擔當什么樣的責任、如何更好的去做、什么是不該做的等等。那么什么樣的崗位職責才是有效的呢？下面是小編精心整理的芯片設計崗位職責，僅供參考，歡迎大家閱讀。

芯片設計崗位職責1

　　1、精通verilog語言

　　2、熟悉nlint/spyglass/vcs等相關工具

　　3、了解uvm方法學

　　4、 2~3年芯片設計經(jīng)驗

　　5、 1個以上asic項目設計經(jīng)驗

　　6、精通amba協(xié)議

　　7、良好的溝通能力和團隊合作能力

芯片設計崗位職責2

　　1、邏輯綜合，形式驗證及靜態(tài)時序分析；

　　2、規(guī)劃芯片總體dft方案；

　　3、實現(xiàn)scan，boardary scan，bist和analog micro測試等機制，滿足測試覆蓋率要求；

　　4、測試向量生成及驗證，參與ate上測試向量的調(diào)試；

　　5、編寫文檔，實現(xiàn)資源、經(jīng)驗共享。

芯片設計崗位職責3

　　職責描述：

　　1、帶領團隊進行無線通信gan doherty功放芯片開發(fā)，全面負責團隊的技術工作；

　　2、完成公司產(chǎn)品開發(fā)任務，帶領團隊進行產(chǎn)品開發(fā)到轉(zhuǎn)產(chǎn)量。

　　任職要求：

　　1、碩士及以上學歷，電磁場與微波技術、微電子、物理電子、通信相關專業(yè)；

　　2、具備8年以上通信類gan doherty功放芯片設計經(jīng)驗；

　　3、對電路拓撲結(jié)構由比較深入的.理解；

　　4、可根據(jù)產(chǎn)品規(guī)格要求，選擇合適的電路及工藝方案，帶領團隊獨立開展設計、調(diào)試等工作；

　　5、具有通信類gan doherty功放芯片成功開發(fā)及量產(chǎn)經(jīng)驗者，可優(yōu)先考慮。

芯片設計崗位職責4

　　職位描述

　　1. ARM SOC架構設計

　　2. ARM SOC頂層集成

　　2. ARM SOC的模塊設計

　　任職要求Must have:

　　1.精通Verilog語言

　　2.了解UVM方法學;

　　3. 2-4年芯片設計經(jīng)驗;

　　4. 1個以上的.SOC項目設計經(jīng)驗

　　5.精通AMBA協(xié)議

　　6.良好的溝通能力和團隊合作能力

　　Preferred to have:

　　1. ARM子系統(tǒng)設計經(jīng)驗

　　2. AMBA總線互聯(lián)設計

　　3. DDR3/4, SD/SDIO設計經(jīng)驗

　　4. UART/SPI/IIC設計調(diào)試經(jīng)驗

　　5.芯片集成經(jīng)驗

芯片設計崗位職責5

　　1、根據(jù)系統(tǒng)工程師的要求，設計相應的低速數(shù)字電路通信的接口模塊(i2c，spi，uart等)。

　　2、根據(jù)系統(tǒng)工程師的要求，設計相應的寄存器控制模塊，校驗算法，狀態(tài)機。

　　3、熟悉后端流程，可將驗證完的rtl生成相關數(shù)字電路的gds。

　　4、完成相關數(shù)字電路模塊在fpga上的`驗證，搭建mcu，fpga的驗證平臺，參與芯片的數(shù)字部分測試。

芯片設計崗位職責6

　　負責芯片設計項目中數(shù)字前端設計開發(fā)工作,包括文檔編寫,RTL編碼、形式驗證、綜合時序驗證等工作,實現(xiàn)芯片功能、性能要求等;

　　任職要求:

　　1.電子工程,微電子相關專業(yè)本科及以上學歷;3年以上前端設計開發(fā)工作經(jīng)驗;

　　2.熟悉ASIC設計流程,熟練使用Verilog,熟練使用各種EDA工具,熟悉邏輯綜合工具等;

　　3.有豐富的頂層設計和前端IP集成經(jīng)驗優(yōu)先;有算法開發(fā)經(jīng)驗,可高效的實現(xiàn)算法到AISC映射者優(yōu)先;

　　4.熟悉PCIeAXI等協(xié)議,內(nèi)部總線互聯(lián)設計及深度學習背景者優(yōu)先;

　　5.具有良好的溝通能力和團隊合作精神。有豐富的頂層設計和前端IP集成經(jīng)驗優(yōu)先;有算法開發(fā)經(jīng)驗,可高效的實現(xiàn)算法到AISC映射者優(yōu)先;職責描述:

　　負責芯片設計項目中數(shù)字前端設計開發(fā)工作,包括文檔編寫,RTL編碼、形式驗證、綜合時序驗證等工作,實現(xiàn)芯片功能、性能要求等;

　　任職要求:

　　1.電子工程,微電子相關專業(yè)本科及以上學歷;3年以上前端設計開發(fā)工作經(jīng)驗;

　　2.熟悉ASIC設計流程,熟練使用Verilog,熟練使用各種EDA工具,熟悉邏輯綜合工具等;

　　3.有豐富的頂層設計和前端IP集成經(jīng)驗優(yōu)先;有算法開發(fā)經(jīng)驗,可高效的'實現(xiàn)算法到AISC映射者優(yōu)先;

　　4.熟悉PCIeAXI等協(xié)議,內(nèi)部總線互聯(lián)設計及深度學習背景者優(yōu)先;

　　5.具有良好的溝通能力和團隊合作精神。

芯片設計崗位職責7

　　主要職責：

　　負責soc模塊設計及rtl實現(xiàn)。

　　參與soc芯片的子系統(tǒng)及系統(tǒng)的頂層集成。

　　參與數(shù)字soc芯片模塊級的前端實現(xiàn)，包括dc，pt，formality，dft（可測）設計，低功耗設計等。

　　負責數(shù)字電路設計相關的'技術節(jié)點檢查。

　　精通tcl或perl腳本語言優(yōu)先。

　　崗位要求：

　　1、電子工程類、微電子類相關專業(yè)碩士研究生以上學歷；5年以上工作經(jīng)驗，具有成功芯片流片經(jīng)驗優(yōu)先；

　　2、具備較強的溝通能力和團隊合作意識。

芯片設計崗位職責8

　　1、本科及以上學歷，電子相關專業(yè)，熟悉IC設計與驗證技術；

　　2、熟悉verilog和面向?qū)ο缶幊蹋�有芯片設計驗證項目經(jīng)驗者優(yōu)先；

　　3、掌握system verilog或熟悉UVM、VMM者優(yōu)先。

芯片設計崗位職責9

　　主要職責:

　　1、負責SOC模塊設計及RTL實現(xiàn)。

　　2、參與SOC芯片的子系統(tǒng)及系統(tǒng)的頂層集成。

　　3、參與數(shù)字SOC芯片模塊級的`前端實現(xiàn),包括DC,PT,Formality,DFT(可測)設計,低功耗設計等。

　　4、負責數(shù)字電路設計相關的技術節(jié)點檢查。

　　5、精通TCL或Perl腳本語言優(yōu)先。

　　崗位要求:

　　1、電子工程類、微電子類相關專業(yè)碩士研究生以上學歷;5年以上工作經(jīng)驗,具有成功芯片流片經(jīng)驗優(yōu)先;

　　2、具備較強的溝通能力和團隊合作意識。

芯片設計崗位職責10

　　職責描述:

　　參與芯片的架構設計，和算法的硬件實現(xiàn)和優(yōu)化、

　　完成或指導工程師完成模塊級架構和RTL設計

　　根據(jù)時序、面積、性能、功耗要求，優(yōu)化RTL設計

　　參與芯片開發(fā)全流程，解決芯片設計過程中的技術問題，確保設計、驗證、時序達成

　　支持軟件、驅(qū)動開發(fā)和硅片調(diào)試

　　任職要求:

　　電子工程、微電子或相關專業(yè)，本科或碩士6年以上工作經(jīng)驗

　　較強的verilogHDL能力和良好的代碼風格，能夠根據(jù)需求優(yōu)化設計

　　熟悉復雜的數(shù)據(jù)通路與控制通路的`邏輯設計，有扎實的時序、面積、功耗、性能分析能力，較強的調(diào)試、ECO和硅片調(diào)試能力

　　熟悉前端設計各個流程，包括構架、設計、和驗證，熟悉常用EDA仿真和實現(xiàn)工具

　　較強的script能力，比如Perl，Python，Ruby，或相關語言

　　具備以下任一經(jīng)驗者尤佳:熟悉計算機體系結(jié)構相關知識、熟悉CPU或GPU軟硬件系統(tǒng)架構、熟悉低功耗設計

　　較強的解決問題能力，良好的溝通能力和團隊協(xié)作和領導能力

　　良好的英文文檔閱讀與撰寫能力

【芯片設計崗位職責】相關文章：

芯片設計崗位職責12-13

芯片設計的崗位職責01-23

芯片設計崗位職責10篇12-18

芯片設計崗位職責(10篇)12-18

芯片設計崗位職責(精選10篇)12-18

芯片設計的崗位職責10篇01-24

芯片設計的崗位職責(10篇)01-24

芯片設計崗位職責精選10篇01-15

芯片設計崗位職責(集合10篇)12-18

芯片設計崗位職責(匯編10篇)12-18