【實用】集成電路崗位職責14篇
在充滿活力，日益開放的今天，大家逐漸認識到崗位職責的重要性，崗位職責主要強調的是在工作范圍內所應盡的責任。想必許多人都在為如何制定崗位職責而煩惱吧，下面是小編為大家收集的集成電路崗位職責，歡迎閱讀，希望大家能夠喜歡。
集成電路崗位職責1
職責描述:
1、與芯片設計工程師溝通,撰寫完整的ip驗證和芯片級驗證的測試計劃。
2、負責芯片測試環(huán)境搭建。
3、使用system verilog搭建uvm驗證環(huán)境。能進行隨機性測試和回歸測試。
4、參與fpga系統(tǒng)驗證。
任職要求:
1、電子工程,計算機或微電子等專業(yè),本科以上學歷。
2、在數(shù)字設計驗證領域有2年以上工作經(jīng)驗。
3、熟悉ip模塊以及芯片級測試計劃的.撰寫。
4、熟悉verilog/c/c++。
5、熟悉uvm驗證方法學,熟悉使用system verilog。
6、具有芯片流片經(jīng)驗者優(yōu)先。
7、有低功耗驗證者優(yōu)先。
8、具有團隊精神,責任感,積極主動,溝通能力強。
集成電路崗位職責2
崗位職責
1)根據(jù)fpga芯片中各功能模塊如serdes等要求，書寫驗證方案，制定驗證計劃。
2)維護和搭建驗證環(huán)境，執(zhí)行/調試/分析回歸驗證和覆蓋率收集，以及開發(fā)腳本提升驗證效率。
崗位要求:
1)大學本科及以上學歷，電子工程、通信、微電子或相關專業(yè)。
2)熟練使用verilog，systemverilog，熟悉uvm仿真環(huán)境以及面向對象的設計方法。
3)熟悉數(shù)字集成電路前端后端仿真驗證。
4)熟悉腳本語言的使用，如perl，python，shell，makefile等
5)優(yōu)先考慮具有serdes協(xié)議驗證經(jīng)驗。
集成電路崗位職責3
崗位描述:
能獨立進行數(shù)字ip的設計開發(fā)工作，按開發(fā)流程進行模塊開發(fā)并按要求輸出:概要設計，詳細設計，代碼等工作產(chǎn)物。解決開發(fā)過程出現(xiàn)的相關問題，并能夠對算法實現(xiàn)進行優(yōu)化。
崗位職責:
1、參與模塊前端設計工作，包括ip集成、模塊設計、子系統(tǒng)仿真;
2、負責模塊的優(yōu)化，參與制定ip規(guī)格，編寫相關文檔;
3、負責將開發(fā)工作產(chǎn)物(設計文檔、代碼等文件)上傳git服務器;
4、配合驗證人員完成模塊驗證;
5、配合fpga開發(fā)人員完成fpga驗證;
6、負責與測試人員和客戶溝通相關開發(fā)需求和功能;
7、每周提交周報到經(jīng)理和所在項目的pm和pl;
8、完成上級布置的其它工作。
崗位要求:
1、應知應會:代碼設計規(guī)范、代碼編碼規(guī)范、代碼發(fā)布流程
2、專業(yè)技能:
熟練掌握verilog hdl語言;
熟練掌握數(shù)字電路設計流程及方法;
對邏輯綜合、時序收斂、形式驗證等數(shù)字前端設計方法有一定了解;
對fpga實現(xiàn)有一定的了解;
熟悉perl、python、shell、tcl等腳本語言;
對密碼算法有一定的了解;
具有一定的.技術文檔編寫能力，能獨立編制模塊的用戶手冊、集成手冊等。
3、工具使用:
熟練使用dc、vcs、verdi等ic設計前端eda工具;
熟練使用版本管理軟件(git、svn等);
熟練使用office(word、excel、powerpoint)等各種辦公軟件。
4、具有較強的再學習能力;能熟練閱讀英文技術資料，能進行英文書面和口語交流。
5、良好的語言、書面表達和溝通能力;主動性和團隊協(xié)作意識。
集成電路崗位職責4
職責描述:
1. 負責產(chǎn)品架構設計
2. 按照產(chǎn)品定義完成ip設計及系統(tǒng)設計
3. 配合fpga進行系統(tǒng)調試
4. 參與數(shù)字電路的`仿真驗證
5. 參與芯片的數(shù)字流程
6. 編寫ip及產(chǎn)品文檔
任職要求:
1. 電子工程,計算機或微電子等專業(yè),本科以上學歷
2. 在數(shù)字設計領域有5年以上工作經(jīng)驗
3. 熟悉verilog hdl語言,熟悉arm,amba總線及常用ip的原理
4. 熟悉常用的eda工具
5. 具有arm soc芯片或者mcu項目經(jīng)驗
6. 具有芯片成功流片經(jīng)驗
7. 具有團隊精神,責任感,積極主動,溝通能力強
集成電路崗位職責5
崗位職責:
1、 負責根據(jù)designer提供的schematic創(chuàng)建模擬與混合信號ic晶體管級版圖設計;
2、 通過drc和lvs對版圖進行驗證和優(yōu)化;
3、 與designer精密合作與溝通,對版圖的'結構和布局有準確性地理解。
任職要求:
1、 微電子等相關專業(yè),本科學歷;
2、 熟練掌握版圖設計工具cadence virtuoso/laker設計流程,及版圖驗證drc和lvs工作使用流程;
3、 能夠讀懂foundry提供的design rule等文件;
4、 有cmos圖像傳感器設計版圖,了解ic工藝制作流程者優(yōu)先考慮;
5、 態(tài)度積極主動,有團隊合作精神。
集成電路崗位職責6
崗位描述：
1、產(chǎn)品的電路設計、調試和優(yōu)化;
2、對電路系統(tǒng)的性能測試,驗證可靠性;
3、電路元器件的選型認證，編寫設計文檔。
4、為客戶提供技術培訓，并解決客戶遇到的技術問題;
5、通過和客戶溝通，推薦公司的合適產(chǎn)品并尋找新的應用項目;
6、幫助用戶完成基于我公司代理產(chǎn)品的.規(guī)劃和調試;
7、對公司內部員工進行技術培訓。
任職資格：
1、電子電氣及相關專業(yè)畢業(yè)，�？萍耙陨蠈W歷;英語良好;
2、2年以上相關工作經(jīng)歷;
3、具備電氣、電子原材料的知識;熟練使用protel，cadense等軟件;精通各種電路。能熟練使用示波器等常用的儀器儀表，熟悉電氣標準;
4、有較強的責任心,良好團隊協(xié)作能力、溝通能力、善于學習。
集成電路崗位職責7
職責描述:
1. 參與產(chǎn)品架構設計
2. 按照產(chǎn)品定義完成ip設計及系統(tǒng)設計
3. 配合fpga進行系統(tǒng)調試
4. 參與數(shù)字電路的`仿真驗證
5. 參與芯片的數(shù)字流程
6. 編寫ip及產(chǎn)品文檔
任職要求:
1. 電子工程,計算機或微電子等專業(yè),本科以上學歷
2. 在數(shù)字設計領域有2年以上工作經(jīng)驗
3. 熟悉verilog hdl語言,熟悉arm,amba總線及常用ip的原理
4. 熟悉常用的eda工具,理解芯片時序以及測試概念
5. 具有arm或者mcu項目經(jīng)驗者優(yōu)先
6. 具有團隊精神,責任感,積極主動,溝通能力強
集成電路崗位職責8
崗位職責
1.負責數(shù)字電路的規(guī)格定義、rtl代碼編寫、驗證、綜合、時序分析、可測性設計；
2.負責進行電路設計、仿真以及總體布局和修改；
3.制作ic芯片功能說明書；
4.負責芯片的開發(fā)和設計工作；
5.負責與版圖工程師協(xié)作完成版圖設計，提供技術支持；
6.及時編寫各種設計文檔和標準化資料，實現(xiàn)資源、經(jīng)驗共享。
崗位要求
1.有扎實的電路基礎知識，有一定的'集成電路工藝基礎，有較強的電路分析能力；
2.熟悉eda的電路設計、版圖設計及模擬工具；
3.熟悉模擬集成電路設計流程和設計方法；
4.熟悉模擬集成電路基本構造模塊如adc/dac，pll，bandgap，op-amp，comparator，buffer等；
5.能夠設計相應的集成電路；
6.具有團隊合作能力，解決問題能力強。
發(fā)展方向
可向以下方向發(fā)展：
1.技術經(jīng)理
2.電子技術研發(fā)工程師
3.it項目經(jīng)理
集成電路崗位職責9
職責描述:
1、負責算法到rtl的代碼實現(xiàn);
2、負責rtl代碼在fpga平臺的初步驗證;
任職要求:
1、微電子與固體電子學專業(yè)、計算機相關專業(yè),本科以上學歷;
2、1年以上使用verilog語言進行電路設計經(jīng)驗,掌握vcs, design compiler, prime time等eda工具;
3、熟悉asic設計開發(fā)流程,具有功能驗證,時序分析的`相關經(jīng)驗;
4、熟悉altera/xilinx fpga及其設計開發(fā)工具,能夠對數(shù)字代碼進行fpga的驗證;
5、加分項:熟悉pcie接口協(xié)議,ecc算法。
集成電路崗位職責10
模擬集成電路設計工程師 南京華訊方舟通信設備有限公司 南京華訊方舟通信設備有限公司,南京華訊,南京華訊方舟,南京華訊
1、根據(jù)設計指標設計bg、ldo、opa、comparator等基本電路;
2、根據(jù)系統(tǒng)要求參與設計pll、adc、dac、filter、vga等系統(tǒng);
3、根據(jù)電路要求配合版圖工程師完成相應版圖的設計;
4、根據(jù)電路設計結果完成設計文檔的編寫以及制定相應的測試計劃;
5、配合測試工程師完成相應模塊的測試,并根據(jù)測試數(shù)據(jù)進行性能評估以及問題分析;
職位要求:
1、本科以上微電子、電子工程、電子信息等專業(yè);
2、具備兩年以上模擬集成電路設計經(jīng)驗;
3、對運放、比較器、帶隙基準等基本模塊的'原理有比較深刻的認識;
4、有pll/adc/dac/filter/ldo等模塊設計經(jīng)驗優(yōu)先;
5、熟悉使用cadence virtuoso集成電路設計平臺;
6、良好的團隊合作精神,工作敬業(yè)負責。
集成電路崗位職責11
數(shù)字集成電路后端設計
工作職責:微處理器,存儲器控制,和芯片外設接口等后端設計,40-180nm工藝。
要求:
1、熟悉數(shù)字電路后端設計全流程,包含pr,cts,sta,power analysis 等。
2、5年以上后端設計經(jīng)驗
工作職責:微處理器,存儲器控制,和芯片外設接口等后端設計,40-180nm工藝。
要求:
1、熟悉數(shù)字電路后端設計全流程,包含pr,cts,sta,power analysis 等。
2、5年以上后端設計經(jīng)驗
集成電路崗位職責12
職位信息
1、完成模擬電路設計、仿真和驗證及相應文檔撰寫等工作。
2、協(xié)助完成相關電路的實驗室測試等工作
職位要求
1、熟練掌握混合信號芯片設計流程,掌握基本的模擬電路知識,熟悉器件模型,器件參數(shù)及相關仿真工具;
2、具有至少兩年模擬集成電路線路設計經(jīng)驗,有相關帶隙基準,ldo,運放等設計經(jīng)驗者優(yōu)先;
3、具有良好的動手能力和溝通能力。 職位信息
1、完成模擬電路設計、仿真和驗證及相應文檔撰寫等工作。
2、協(xié)助完成相關電路的.實驗室測試等工作
職位要求
1、熟練掌握混合信號芯片設計流程,掌握基本的模擬電路知識,熟悉器件模型,器件參數(shù)及相關仿真工具;
2、具有至少兩年模擬集成電路線路設計經(jīng)驗,有相關帶隙基準,ldo,運放等設計經(jīng)驗者優(yōu)先;
3、具有良好的動手能力和溝通能力。
集成電路崗位職責13
崗位職責:
1、基于cmos工藝的射頻收發(fā)芯片的電路和系統(tǒng)設計,制定各模塊性能指標和實現(xiàn)方案;
2、獨立進行射頻電路模塊的設計,其中包括電路結構的確立、行為級和電路級的仿真、電路的實現(xiàn)和芯片的'測試,并指導系統(tǒng)級射頻應用。
3、根據(jù)規(guī)范設計射頻集成電路諸如lna、 mixer、pll、 vco, filter, vga,ad da和pa等。
4、根據(jù)系統(tǒng)要求將各個功能模塊集成為soc系統(tǒng)。
5、根據(jù)電路要求指導版圖工程師進行版圖設計。
6、根據(jù)設計結果完成設計文檔和測試計劃。
7、芯片功能模塊和系統(tǒng)測試、性能評估和問題分析。
任職要求:
1、微電子學,半導體或相關專業(yè)碩士及以上學歷。
2、有l(wèi)na、 mixer、pll、vco、pa, filter,vga, ad,da等模塊的設計經(jīng)驗優(yōu)先。
3、熟練掌握電路原理基礎知識,了解反饋理論及其應用。
4、能正確分析諸如運放,功放,混頻器等集成單元電路。
5、熟練使用cadence集成電路設計環(huán)境。
6、會用電路仿真軟件建立正確的仿真測試平臺并正確分析電路仿真結果。
7、良好的團隊合作精神,工作敬業(yè)負責。
集成電路崗位職責14
職責描述:
1、參與數(shù)字集成電路模塊設計和驗證工作;
2、根據(jù)模塊規(guī)格要求,完成數(shù)字電路模塊詳細設計;負責所設計模塊基本功能驗證;
3、負責前端設計工作,包括電路綜合、時序檢查、形式驗證等;
4、對模塊集成、驗證、測試和調試提供技術支持。
任職要求:
1、微電子專業(yè)本科以上學歷,有成功的數(shù)字集成電路設計開發(fā)經(jīng)歷優(yōu)先;
2、理解數(shù)字集成電路的.設計驗證技術和流程;
3、掌握數(shù)字信號處理基本原理及數(shù)字實現(xiàn)方法,包括數(shù)字濾波器,采樣變換,調制編碼等;
4、熟練使用linux/unix操作系統(tǒng),熟悉vhdl/verilog等工具語言;
5、熟悉數(shù)字ic設計流程,熟練掌握synopsys或cadence eda工具;
6、通信協(xié)議和標準有一定的了解優(yōu)先;
7、有數(shù)字驗證,dft或數(shù)字后端設計經(jīng)驗的優(yōu)先;
8、良好的團隊合作精神及技術學習能力。具備較強動手能力。
【集成電路崗位職責】相關文章：
集成電路崗位職責10-19
集成電路崗位職責【經(jīng)典】10-19
【薦】集成電路崗位職責10-19
集成電路崗位職責(共14篇)10-19
集成電路實習報告通用12-31
集成電路訂購合同07-19
集成電路實驗的心得體會04-21
數(shù)字集成電路設計論文12-14
集成電路設計類課程改革論文12-15